ID de l'article: 000081108 Type de contenu: Dépannage Dernière révision: 31/12/2013

Pourquoi est-ce que je vois des violations de synchronisation lors de l’utilisation du PCS logiciel Arria V 10GBaseR PHY ?

Environnement

  • Édition d'abonnement Intel® Quartus® II
  • Horloge
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    En raison d’un problème dans Quartus® version 13.0 du logiciel II, vous pouvez constater des violations de la configuration ou de la durée de synchronisation dans la logique du PCS soft lors de l’utilisation du périphérique Arria® V 10GBaseR PHY. Cela est dû à la promotion de l’horloge PMA à un réseau mondial d’horloges qui introduit l’entrommage de l’horloge.

    Résolution

    Pour corriger les violations de la synchronisation, vous pouvez ajouter les affectations QSF suivantes à votre conception.

    • set_instance_assignment nom GLOBAL_SIGNAL « L’HORLOGE DE L’ENORME » à *altera_xcvr_10gbaser*av_rx_pma|clkdivrx
    • set_instance_assignment nom GLOBAL_SIGNAL « ALTERA_XCVR_10GBASER ALTERA_XCVR_10GBASER* av_tx_pma|clkdivtx

    Ce problème sera résolu dans une version ultérieure du logiciel Quartus II.

    Produits associés

    Cet article concerne 2 produits

    FPGA et FPGA SoC Arria® V
    FPGA Arria® V GT

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.