ID de l'article: 000081145 Type de contenu: Dépannage Dernière révision: 20/07/2016

Puis-je choisir la fréquence DCLK pour les périphériques esclaves lorsque j’utilise un schéma de configuration Active Serial (AS) multi-périphériques dans des périphériques 28 nm ?

Environnement

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

Non, lorsque vous utilisez un schéma de configuration AS à plusieurs périphériques dans des périphériques Stratix® V, Arria® V et Cyclone® V, une horloge de 12,5 MHz est toujours utilisée pour le DCLK des périphériques esclaves, tandis que vous pouvez choisir une horloge de 12,5, 25, 50 ou 100 MHz pour le DCLK du périphérique maître.

Résolution

Lorsque vous utilisez un schéma de configuration AS à plusieurs périphériques dans des périphériques Stratix® V, Arria® V et Cyclone® V, une horloge de 12,5 MHz est toujours utilisée pour le DCLK des périphériques esclaves.

Produits associés

Cet article concerne 14 produits

FPGA SoC Cyclone® V SX
FPGA Stratix® V E
FPGA Stratix® V GS
FPGA Stratix® V GT
FPGA Stratix® V GX
FPGA Arria® V GX
FPGA Cyclone® V GT
FPGA Arria® V GT
FPGA Arria® V GZ
FPGA Cyclone® V E
FPGA Cyclone® V GX
FPGA SoC Arria® V ST
FPGA SoC Cyclone® V SE
FPGA SoC Cyclone® V ST

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.