ID de l'article: 000081211 Type de contenu: Dépannage Dernière révision: 11/09/2012

Existe-t-il un problème connu concernant le paramètre de fréquence de l’unité de stockage DCLK pour les périphériques Cyclone III dans le logiciel Quartus II version 7.1 ?

Environnement

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

Oui, il y a un problème avec le paramètre de taux de fichage DCLK pour les périphériques Cyclone® III dans la version 7.1 du logiciel Quartus® II. Le logiciel définit incorrectement une fréquence de fiente DCLK plus lente en mode utilisateur pour Cyclone schémas de configuration active série (AS) III et en parallèle actif (PA). La fréquence de fiente DCLK est correcte pendant la configuration. Le dcLK est plus lent en mode utilisateur qu’au cours de la configuration. Lorsque vous fonctionnez correctement, la fréquence de fiente DCLK doit rester inchangée entre la configuration et le mode utilisateur.

Avec la version 7.1, l’impact sur les performances de conception dépend de la fréquence (Fmax) de la conception s’interfacé avec le périphérique flash et de la conception de la carte.  Plus la conception est proche des spécifications de conception maximales, plus un impact sur les performances est susceptible d’être observé.

Ce problème affecte votre conception uniquement si vous utilisez l’interface Flash en mode utilisateur avec Cyclone schémas de configuration AS ou AP de III.

Ce problème est résolu à partir du logiciel Quartus II version 7.1 SP1.

Produits associés

Cet article concerne 1 produits

FPGA Cyclone® III

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.