Oui, il y a un problème avec le paramètre de taux de fichage DCLK pour les périphériques Cyclone® III dans la version 7.1 du logiciel Quartus® II. Le logiciel définit incorrectement une fréquence de fiente DCLK plus lente en mode utilisateur pour Cyclone schémas de configuration active série (AS) III et en parallèle actif (PA). La fréquence de fiente DCLK est correcte pendant la configuration. Le dcLK est plus lent en mode utilisateur qu’au cours de la configuration. Lorsque vous fonctionnez correctement, la fréquence de fiente DCLK doit rester inchangée entre la configuration et le mode utilisateur.
Avec la version 7.1, l’impact sur les performances de conception dépend de la fréquence (Fmax) de la conception s’interfacé avec le périphérique flash et de la conception de la carte. Plus la conception est proche des spécifications de conception maximales, plus un impact sur les performances est susceptible d’être observé.
Ce problème affecte votre conception uniquement si vous utilisez l’interface Flash en mode utilisateur avec Cyclone schémas de configuration AS ou AP de III.
Ce problème est résolu à partir du logiciel Quartus II version 7.1 SP1.