ID de l'article: 000081234 Type de contenu: Dépannage Dernière révision: 11/09/2012

Quelle est la source d’alimentation des broches d’E/S différentielles et pseudo-différentielles des périphériques Stratix III et Stratix IV ?

Environnement

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

Lorsqu’ils utilisent des normes différentielles sur des broches d’entrée d’horloge dédiées dans les banques supérieures et inférieures des appareils Stratix® III et Stratix IV, ils sont alimentés par le bloc d’alimentation d’horloge différentielle VCC_CLKIN, qui doit être connecté à 2,5 V. VCC_CLKIN est indépendant du VCCIO et du VCCPD.

Lors de l’utilisation d’entrées différentielles dans les banques supérieures et inférieures, les tampons d’entrée sont alimentés par vcCPD, qui doit être connecté à 2,5 V.

Lorsque vous utilisez des sorties différentielles dans les banques supérieures et inférieures, les tampons de sortie sont alimentés par VCCIO, qui doit être connecté à 2,5 V.

Lors de l’utilisation d’entrées différentielles sur les bords latéraux, les tampons d’entrée sont alimentés par un VCCPD, qui doit être connecté à 2,5 V.

Lors de l’utilisation de sorties différentielles dans les bancs d’essai latéraux, les tampons de sortie sont alimentés par VCCIO, qui doit être connecté à 2,5 V.

Produits associés

Cet article concerne 4 produits

FPGA Stratix® III
FPGA Stratix® II GT
FPGA Stratix® II GX
FPGA Stratix® IV E

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.