ID de l'article: 000081513 Type de contenu: Dépannage Dernière révision: 20/02/2014

Panne de bus utilisant une interface FPGA-SDRAM

Environnement

  • Édition d'abonnement Intel® Quartus® II
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Problème critique

    Descriptif

    Lorsque vous essayez d’accéder à la mémoire SDRAM par l’intermédiaire de la FPGA-SDRAM du SoC interface, votre conception peut connaître une panne de bus, ce qui entraîne dans l’un des symptômes suivants :

    • L’interface FPGA-SDRAM est suspendue
    • L’interface transfère les données d’éperdus
    Résolution

    Si votre conception utilise l’interface FPGA-SDRAM, vous devez téléchargez et installez un correctif logiciel. Si vous utilisez Quartus II v12.1, vous devez d’abord passer à la version v13.0.

    Téléchargez et installez les dernières Stratix V/Arria V/Cyclone Correctif de périphérique V de la base de connaissances Altera, à http://www.altera.com/support/kdb/solutions/rd05172013_891.html.

    Produits associés

    Cet article concerne 2 produits

    FPGA et FPGA SoC Cyclone® V
    FPGA et FPGA SoC Arria® V

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.