ID de l'article: 000081811 Type de contenu: Information et documentation de produit Dernière révision: 28/11/2014

Comment puis-je écrire l’adresse de démarrage de l’image d’application dans le port data_in[23..0] du altremote_update pour les périphériques Arria® V, Cyclone® V et Stratix® V pour adresser tout l’espace mémoire d’un périphérique EPCQ256 ?

Environnement

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

Les circuits de mise à jour à distance des périphériques Arria® V, Cyclone® V et Stratix® V ne peuvent gérer que l’adressage 24 bits. Pour les périphériques de configuration tels que EPCS128 ou EPCQ128 et les périphériques de configuration à plus petite densité utilisant un adressage 24 bits, le champ PGM[23:0] 24 bits correspond aux 24 bits de l’adresse de démarrage série active. Toutefois, pour les périphériques EPCQ256 qui utilisent l’adressage 32 bits, le champ PGM[23:0] correspond aux 24 MSB de l’adresse de démarrage série active. Ainsi, l’adresse 32 bits serait {pgm[23:0], 8'b0}.

Résolution

Dans le module altremote_update du logiciel Quartus® II version 13.0 ou antérieure, le bus data_in[] a une largeur de 24 bits. Ainsi, pour les périphériques EPCQ256, vous devrez tronquer les 8 LSB les plus bas lors de l’écriture de l’adresse de démarrage de l’image d’application pendant l’image d’usine.

Par exemple, si l’adresse de démarrage est 0x00020000, vous devez définir la 0x000200 dans data_in[23..0] de la mégafonction.

Par exemple, si l’adresse de démarrage est 0x01C00000, vous devez définir le 0x01C000 dans data_in[23..0] de la mégafonction.

À partir de la version 13.1 du logiciel Quartus II, les largeurs de bus data_in[] sont les suivantes :

• Largeur de bus de 24 bits lors de l’utilisation d’un périphérique de configuration d’adressage de 3 octets, par exemple EPCS128.

• Largeur de bus de 32 bits lors de l’utilisation d’un périphérique de configuration d’adressage de 4 octets, par exemple EPCQ256.

Ainsi, à partir de la version 13.1 du logiciel Quartus II, vous n’avez plus besoin de tronquer les 8 LSB les plus bas lors de l’écriture de l’adresse de démarrage de l’image d’application pendant l’image d’usine.

Produits associés

Cet article concerne 13 produits

Stratix® V E FPGA
Cyclone® V SE SoC FPGA
Cyclone® V GT FPGA
Stratix® V GX FPGA
Stratix® V GS FPGA
Arria® V GZ FPGA
Arria® V SX SoC FPGA
Cyclone® V GX FPGA
Stratix® V GT FPGA
Cyclone® V ST SoC FPGA
Arria® V ST SoC FPGA
Arria® V GX FPGA
Arria® V GT FPGA

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.