ID de l'article: 000082092 Type de contenu: Dépannage Dernière révision: 03/09/2018

Pourquoi la réinitialisation TX, RX et CSR ne fonctionne-t-elle pas correctement lors de l’utilisation de l’IP dure E-Tile 10 Intel® Stratix® FPAG pour ethernet Intel® FPGA IP cœur ?

Environnement

  • Intel® Quartus® Prime Pro Edition
  • Ethernet
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Problème critique

    Descriptif

    Lorsque vous utilisez l’IP dur E-Tile Intel® Stratix® 10 FPGA pour le cœur Ethernet Intel® FPGA IP, les réinitialisations TX, RX et CSR ne fonctionnent pas correctement en raison d’une erreur dans le fichier alt_ehipc3_sl_soft.sv, les signaux suivants sont connectés comme suit :

              .soft_tx_rst_in (i_sl_soft_csr_rst),

    .soft_rx_rst_in (i_sl_soft_tx_rst),

    .soft_csr_rst_in (i_sl_soft_rx_rst),

    Cela a été confirmé comme un bogue.

    Résolution

    Pour contourner ce problème, utilisez les signaux de la manière suivante :

    1. Pour réinitialiser l’utilisation soft_tx-rst_in i_sl_soft_csr_rst

    2. Pour réinitialiser l’soft_rx_rst_in d’utilisation i_sl_soft_tx_rst

    3. Pour réinitialiser l’utilisation du soft_csr_rst_in i_sl_soft_rx_rst

    Ce problème a été résolu à partir de Intel® Quartus® version 18.0 de la version 18.0 du logiciel Prime 1.

    Produits associés

    Cet article concerne 2 produits

    FPGA Intel® Stratix® 10 MX
    FPGA Intel® Stratix® 10 TX

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.