ID de l'article: 000082358 Type de contenu: Dépannage Dernière révision: 11/09/2012

Existe-t-il des problèmes connus concernant le tableau des connexions réseau d’horloge globales dans le chapitre PLL du Manuel du périphérique Cyclone II ?

Environnement

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

Le tableau 79 du chapitre PLL du Manuel des périphériques Cyclone II comporte une numérotation LVDSCLK incorrecte.

Le mappage correct entre les broches CLK(x) et LVDSCLK(x)p/n est comme illustré ci-dessous :


CLK0, LVDSCLK0p
CLK1, LVDSCLK0n
CLK2, LVDSCLK1p
CLK3, LVDSCLK1n
CLK4, LVDSCLK2p
CLK5, LVDSCLK2n
CLK6, LVDSCLK3p
CLK7, LVDSCLK3n
CLK8, LVDSCLK4n
CLK9, LVDSCLK4p
CLK10, LVDSCLK5n
CLK11, LVDSCLK5p
CLK12, LVDSCLK6n
CLK13, LVDSCLK6p
CLK14, LVDSCLK7n
CLK15, LVDSCLK7p

Cette date sera corrigée dans une version ultérieure du manuel de l’appareil Cyclone II.

Produits associés

Cet article concerne 1 produits

FPGA Cyclone® II

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.