Problème critique
Dans Intel® Arria® 10 FPGAs, les bits vectoriels alloués aux données des messages PCIe* ne sont pas écrivables lorsque l’activation de plusieurs messages est définie.
Par exemple, lorsque l’activation de plusieurs messages est réglée sur 3'b010, et que 32'hFFFFFFFFFF est écrit dans le champ de données de l’espace de configuration, et que les entrées d’interruption de l’utilisateur sont les 0, le logiciel ne peut lire que 32'hFFFFFFFC.
Il s’agit d’un bogue mineur car le paquet MSI généré par Intel® Arria® 10 Ip dure est toujours correct.
Il n’est pas prévu de résoudre ce problème. Votre conception doit savoir que les bits vectoriels alloués aux données des messages ne sont pas toujours lisibles par le logiciel lorsque plusieurs messages activés sont définis.