ID de l'article: 000082820 Type de contenu: Dépannage Dernière révision: 16/04/2018

Pourquoi le temps de verrouillage Rx de l’exemple Stratix 10 HDMI est-il plus long ?

Environnement

  • Intel® Quartus® Prime Pro Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    En raison d’un problème avec l’IP HDMI 10 Stratix® dans Quartus® version 18.0 de Prime Pro, l’utilisateur peut observer que la résolution HDMI Rx prend plus de temps à verrouiller la résolution HDMI 2.0 par rapport à l’exemple de conception IP HDMI 10 Arria®.

    Cela est dû au changement de comportement dans le rx_std_bitslipboundary_sel de l’alignement automatique des mots synchrones dans Stratix 10 FPGA qui entraînent des retards supplémentaires, ce qui entraîne une Rx IP HDMI plus dure pour atteindre un alignement rapide.

    Résolution

    Il n’y a pas de solution de contournement.

    Ce problème est résolu dans la version 18.0 de Quartus® Prime Pro 18.0.

    Produits associés

    Cet article concerne 1 produits

    FPGA et FPGA SoC Intel® Stratix® 10

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.