ID de l'article: 000082821 Type de contenu: Dépannage Dernière révision: 25/09/2018

Pourquoi la carte Ethernet 100G faible latence Intel® Stratix® 10 FPGA IP s’affiche-t-elle comme une « vignette émetteur-récepteur cible » lorsqu’elle cible un périphérique « L-Tile » uniquement ?

Environnement

  • Intel® Quartus® Prime Pro Edition
  • FPGA Intel® IP pour faible latence 100G Ethernet pour Arria® 10 et Stratix® V
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    Lorsque vous travaillez avec un périphérique « L-Tile » uniquement, le menu déroulant « Target transceiver tile » (Vignette de l’émetteur-récepteur cible) est désactivé et indique la valeur par défaut « H-Tile ». « H-Tile » est codé par défaut dans le fichier de description des composants.

    Résolution

    Le concepteur peut ignorer en toute sécurité le « tuile H » en tant que « vignette d’émetteur-récepteur cible » lors du ciblage des périphériques L-Tile, l’IP génèrera un HDL ciblant la vignette de périphérique correcte. Ce problème sera résolu dans une prochaine version du logiciel Intel® Quartus® Prime.

    Produits associés

    Cet article concerne 3 produits

    FPGA Intel® Stratix® 10 GX
    FPGA et FPGA SoC Intel® Stratix® 10
    FPGA SoC Intel® Stratix® 10 GX

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.