ID de l'article: 000082852 Type de contenu: Dépannage Dernière révision: 13/02/2006

Est-il possible de mettre en œuvre une RAM asynchrone dans Stratix périphériques ?

Environnement

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif TriMatrix des appareils Stratix Les blocs mémoire peuvent être lus de manière asynchrone. Toutefois, leur écriture doit être synchrone.

Pour plus de détails sur la conception synchrone par rapport à la conception de mémoire asynchrone, veuillez vous référer à AN 210 : convertir la mémoire d’asynchrone à synchrone pour la conception Stratix à http://www.altera.com/literature/an/an210.pdf.

Produits associés

Cet article concerne 1 produits

FPGA Stratix®

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.