Localisez le variation Qsys /altera_pcie_a10_hip_150/synth/_alterapcie_a10_hip_150_*****.v fichier (où **** est une série de caractères générés de manière aléatoire) et effectuez ces modifications :
À la ligne 2026, ajoutez ce synchronisateur de réinitialisation :
//=================================
Réinitialiser le synchronisateur
//=================================
générer commence : g_rst_sync
si ((interface_type_integer_hwtcl == 1) || (include_sriov_hwtcl == 1)) commencer : g_syncrstn_avmm_sriov
Réinitialiser le synchronisateur
altpcie_reset_delay_sync (nº)
. ACTIVE_RESET (0),
. WIDTH_RST (10),
. NODENAME (« app_rstn_altpcie_reset_delay_sync_altpcie_a10_hip_hwtcl »),
. LOCK_TIME_CNT_WIDTH (1)
) app_rstn_altpcie_reset_delay_sync_altpcie_a10_hip_hwtcl (
.clk (coreclkout_hip),
.async_rst (~reset_status),
.sync_rst(app_rstn[9:0])
);
Fin
Fin
endgenerate
À la ligne 4378, supprimez ce synchronisateur de réinitialisation
Réinitialiser le synchronisateur
altpcie_reset_delay_sync (nº)
. ACTIVE_RESET (0),
. WIDTH_RST (10),
. NODENAME (« app_rstn_altpcie_reset_delay_sync_altpcie_a10_hip_hwtcl »),
. LOCK_TIME_CNT_WIDTH (1)
) app_rstn_altpcie_reset_delay_sync_altpcie_a10_hip_hwtcl (
.clk (coreclkout_hip),
.async_rst (~reset_status),
.sync_rst(app_rstn[9:0])
);
À la ligne 4612, changez cette ligne :
.power_on_reset_n (perstn_pin
à cela :
.power_on_reset_n (app_rstn[0]
Ce problème devrait être résolu dans une prochaine version du logiciel Quartus® II