Non, vous ne pouvez pas utiliser la broche REFCLK directement ou indirectement pour générer l’horloge de reconfiguration (reconfig_clk), car une horloge stable est nécessaire lorsque ALTGX_RECONFIG bloc sort de la réinitialisation. L’horloge REFCLK peut ne pas être stable dans un premier temps et peut entraîner des problèmes avec le processus d’annulation du décalage.
Voici quelques recommandations :
1) Utilisez une horloge d’exécution gratuite à partir d’une broche d’horloge d’E/S non émetteur-récepteur qui est stable à l’alimentation du périphérique.
2) Vous pouvez utiliser une GPLL pour générer reconfig_clk provenant d’une broche d’horloge D’E/S.
Figure 1. Exigences de la reconfig_clk de reconfiguration dynamique
Reconfig_reset doit être revendiquée jusqu’à ce que le débit de l’horloge GPLL soit stable. Pour ce faire, il est possible d’insérer un onduleur entre la sortie GPLL verrouillée et l’entrée reconfig_reset, comme indiqué ci-dessus. L’entrée reconfig_reset est une réinitialisation synchrone, et le signal de verrouillage inverti doit donc être synchronisé avec le domaine de l’horloge reconfig_clk. L’état bloqué de la GPLL peut avoir des failles au stade initial en raison de l’horloge de référence d’entrée jittery. Un filtre millisecondes doit être mis en œuvre dans ce cas.
Une fois que le signal chargé se désélère après l’initialisation, l’affirmation nouvelle reconfig_reset ne redémarre pas le processus d’annulation du décalage.
Pour activer le port reconfig_reset vers le bloc alt_reconfig, vous devez activer l’option « Channel and TX PLL select/reconfig » et cocher l’option « Use \'reconfig_reset\' » sous les onglets Channel et TX PLL Reconfiguration.