ID de l'article: 000083539 Type de contenu: Information et documentation de produit Dernière révision: 17/07/2014

Comment déterminer l’étape d’étalonnage défectueux d’un contrôleur SDRAM V ou Arria Cyclone V ou V HPS ?

Environnement

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

Pour afficher les informations sur le débogage de calibrage, vous devez activer le rapport de sortie du débogage en paramétrant l’option RUNTIME_CAL_REPORT à la valeur 1 dans le fichier sequencer_defines.h situé dans le répertoire hps_isw_handoff.

 

Après le démarrage et pendant l’étalonnage, les déclarations suivantes seront imprimées dans le rapport de sortie du débogage si l’étalonnage ne fonctionne pas :

 

SUIV. C : Calibrage défectueux

SUIV. C : Étape d’erreur :

SUIV. C : Sous-tage d’erreurs :

SUIV. C : Error Group :

 

Pour déterminer la phase et la sous-étape, ouvrez le fichier sequencer.h dans le répertoire hps_isw_handoff et recherchez le calibrage définit :

 

Étapes de calibrage /* */

#define CAL_STAGE_NIL 0

#define CAL_STAGE_VFIFO 1

#define CAL_STAGE_WLEVEL 2

#define CAL_STAGE_LFIFO 3

#define CAL_STAGE_WRITES 4

#define CAL_STAGE_FULLTEST 5

#define CAL_STAGE_REFRESH 6

#define CAL_STAGE_CAL_SKIPPED 7

#define CAL_STAGE_CAL_ABORTED 8

#define CAL_STAGE_VFIFO_AFTER_WRITES 9

Sous-tages d’étalonnage /* */

#define CAL_SUBSTAGE_NIL 0

#define CAL_SUBSTAGE_GUARANTEED_READ 1

#define CAL_SUBSTAGE_DQS_EN_PHASE 2

#define CAL_SUBSTAGE_VFIFO_CENTER 3

#define CAL_SUBSTAGE_WORKING_DELAY 1

#define CAL_SUBSTAGE_LAST_WORKING_DELAY 2

#define CAL_SUBSTAGE_WLEVEL_COPY 3

#define CAL_SUBSTAGE_WRITES_CENTER 1

#define CAL_SUBSTAGE_READ_LATENCY 1

#define CAL_SUBSTAGE_REFRESH 1

 

Reportez-vous à la section Étapes d’étalonnage UniPHY de la description fonctionnelle – UniPHY (. PDF) chapitre du Manuel d’interface de mémoire externe pour plus de détails sur les étapes de calibrage.

Produits associés

Cet article concerne 5 produits

FPGA SoC Cyclone® V SX
FPGA SoC Arria® V ST
FPGA SoC Arria® V SX
FPGA SoC Cyclone® V SE
FPGA SoC Cyclone® V ST

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.