ID de l'article: 000083575 Type de contenu: Dépannage Dernière révision: 19/05/2015

Pourquoi les broches sont-elles signalées comme bloquées à 1 lorsque j’effectue un test de balayage des limites sur des périphériques SOC ?

Environnement

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

Lors d’un test Boundary Scan sur des systèmes de processeur dur (HPS) SOC Cyclone® V et SOC Arria® V, le HPS doit être maintenu en réinitialisation.

Résolution

Cette exigence devrait être incluse à partir de la version 15.1 des manuels SOC Cyclone® V et SOC Arria® V.

Produits associés

Cet article concerne 5 produits

FPGA SoC Arria® V ST
FPGA SoC Arria® V SX
FPGA SoC Cyclone® V SE
FPGA SoC Cyclone® V ST
FPGA SoC Cyclone® V SX

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.