ID de l'article: 000083664 Type de contenu: Dépannage Dernière révision: 14/04/2014

Simulation postfit VHDL non prise en charge pour les conceptions Arria V et Cyclone V avec le contrôleur mémoire dure

Environnement

  • Édition d'abonnement Intel® Quartus® II
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Problème critique

    Descriptif

    Ce problème affecte les produits DDR2, DDR3 et LPDDR2 utilisant contrôleurs de mémoire dure.

    La simulation postfit VHDL n’est pas prise en charge pour les Arria V et Cyclone Conceptions V contenant des contrôleurs de mémoire dure. Vous rencontrerez Erreurs d’élaboration VHDL dues aux ports non connectés.

    Résolution

    La solution à ce problème est d’utiliser la simulation postfit Verilog.

    Ce problème ne sera pas résolu.

    Produits associés

    Cet article concerne 2 produits

    FPGA et FPGA SoC Arria® V
    FPGA et FPGA SoC Cyclone® V

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.