ID de l'article: 000083665 Type de contenu: Messages d'erreur Dernière révision: 26/01/2015

Avertissement (12620) : l’OE du port d’entrée de la mémoire tampon de sortie des E/S n’est pas connecté, mais l’atom pilote un port bi-direct

Environnement

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

En raison d’un problème dans les versions 14.1 et antérieures du logiciel Quartus® II, il est possible que vous voyiez cet avertissement lors de la connexion de l’entrée d’une mémoire tampon bidirectionnelle à un zéro constant lors du ciblage de la famille d’appareils Intel® Arria® 10.

Le problème se produit en raison d’un problème de synthèse dans lequel les ports OE et IN de la mémoire tampon bidirectionnelle sont commutés.

Le problème de synthèse affecte toutes les autres familles de périphériques. Cependant, l’avertissement n’est actuellement émis que pour la famille d’appareils Intel Arria 10

Résolution

Pour contourner ce problème, utilisez l’attribut « keep » (conserver) pour préserver le fil constant, comme indiqué dans le code de folowing :

Pour VHDL :

const_zero_sig de signal : std_logic ;

attribut conserver : systène ;
attribut conserver de const_zero_sig : le signal est vrai ;

Commencer

const_zero_sig

TRI_PIN

Pour Verilog HDL :

conserver la synthèse des const_zero_sig /* fil */;

attribuer const_zero_sig = 1\'b0 ;
attribuer TRI_PIN = activer ? const_zero_sig : \'bz ;


Ce problème devrait être résolu dans une prochaine version du logiciel Quartus II.

Produits associés

Cet article concerne 3 produits

FPGA SoC Intel® Arria® 10 GX
FPGA Intel® Arria® 10 GX
FPGA Intel® Arria® 10 GT

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.