ID de l'article: 000083765 Type de contenu: Dépannage Dernière révision: 28/08/2012

Pourquoi mon signal de sortie Cyclone III ou Cyclone IV LVDS_E_3R est-il annulé ?

Environnement

  • Édition d'abonnement Intel® Quartus® II
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    En raison d’un problème dans les versions 10.1 SP1 et antérieures du logiciel Quartus® II, il est possible que vous voyiez des signaux de sortie LVDS_E_3R annulés dans les périphériques Cyclone® III ou Cyclone IV. Cela peut se produire si le retour en arrière NOT-gate est mis en œuvre sur le registre de sortie et que le registre de sortie est placé dans l’élément E/S. Le retour en arrière non-gate se produit lorsqu’un registre a une valeur élevée initiale, y compris lorsque la synthèse de Quartus II implémente un prédéfini asynchrone à l’aide d’une réinitialisation asynchrone.

    Résolution

    Pour contourner ce problème, effectuez une des tâches suivantes :

    • Empêcher que le registre soit placé dans l’élément d’E/S en utilisant la FAST_OUTPUT_REGISTER cession comme suit :
    • set_instance_assignment -name FAST_OUTPUT_REGISTER OFF -to
    • Ou, empêcher la mise en œuvre de NOT-gate en supprimant la valeur élevée initiale du registre de sortie, par exemple en supprimant le prédéfini asynchrone.

    Ce problème est résolu à partir de la version 11.1 du logiciel Quartus II.

    Produits associés

    Cet article concerne 4 produits

    FPGA Cyclone® III
    FPGA Cyclone® III LS
    FPGA Cyclone® IV E
    FPGA GX Cyclone® IV

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.