Identifiant de l'article: 000083773 Type de contenu: Messages d'erreur Dernière révision :: 09/27/2020

Erreur : « dcp_top » de l’entité de conception de haut niveau n’est pas défini.

Environnement

  • Intel® Quartus® Prime Pro Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    Lorsque vous utilisez l’analyseur logique Signal Tap à distance pour déboguer une unité fonctionnelle d’accélérateur (AFU) sur un Intel® Programmable Acceleration Card (PAC) avec Intel® Arria® FPGA 10 GX, il est possible que le projet AFU ne soit pas synthétisé. Si vous le compilez à l’aide de l’interface graphique du logiciel Intel® Quartus Prime Pro Edition, il est possible que vous obteniez les erreurs ci-dessous :

    Erreur : « dcp_top » de l’entité de conception de haut niveau n’est pas défini.
    Impossible d’éliminer la hiérarchie des utilisateurs de haut niveau
    Échec du flux
    La synthèse de Quartus Prime a échoué. 3 erreurs, 6 avertissements.

    Solution

    Pour contourner ce problème, vous devez passer de la révision de votre projet de « afu_fit » à « afu_synth », puis vous pouvez utiliser l’analyseur logique Signal Tap II pour activer les événements de signal AFU et capturer des traces de signaux dans votre conception AFU.

    Produits associés

    Cet article concerne 1 Produits

    FPGA Intel® Arria® 10 GX

    Vous avez encore besoin d'aide?

    Communiquer avec l'assistance

    Disclaimer

    1

    Toutes publications et utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.ca.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.