ID de l'article: 000083964 Type de contenu: Dépannage Dernière révision: 30/07/2012

Violations du timing de la fonction MegaCore CPRI pour certaines familles d’appareils, les échelons de vitesse et les débits de ligne

Environnement

  • Édition d'abonnement Intel® Quartus® II
  • Horloge
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Problème critique

    Descriptif

    Il est possible que des violations de synchronisation se produisent dans les fonctions CPRI MegaCore qui cibler les combinaisons suivantes de famille d’appareils, de niveau de vitesse, et le taux de ligne CPRI :

    • Débit de ligne CPRI 6 144 Mbit/s ciblant un Arria II Périphérique I3 à vitesse GX
    • Débit de ligne CPRI 3 072 Mbit/s ciblant une vitesse Cyclone IV GX Périphérique i7 ou C7

    Dans les variantes affectées, les données peuvent être perdues sur les PLD_PCS TX chemins dans la fonction CPRI MegaCore.

    Résolution

    Pour éviter ce problème, rétrogradez l’horloge TX PCS tx_clkout de une horloge d’avant-garde ou mondiale à une horloge de laboratoire, en ajoutant les éléments suivants ligne vers le fichier de paramètres du projet Quartus II(.qsf)avant Compilation:

    set_instance_assignment -name GLOBAL_SIGNAL OFF -to *tx_clkout*

    Ce problème ne sera pas résolu dans une version ultérieure du CPRI Fonction MegaCore.

    Produits associés

    Cet article concerne 3 produits

    FPGA Arria® II
    FPGA Cyclone® IV
    FPGA Arria® II GX

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.