ID de l'article: 000084022 Type de contenu: Dépannage Dernière révision: 27/07/2018

Pourquoi les défaillances d’écriture de la mémoire MLAB se produisent-ils dans mon matériel pour ma conception compilée avec le logiciel Quartus II 9.1 et les générations précédentes ?

Environnement

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

 

Il est possible que vous voyiez ce comportement avec les versions 9.1 et antérieures du logiciel Quartus® II lorsqu’un MLAB est configuré sans activer d’horloge, et que la LUTRAM ne partage pas le même routage d’horloge que ses registres Datain. Cette condition déclenche un problème d’assemblage qui entassemble l’activation de l’horloge de la mémoire LUTRAM et provoque une désélabiliser le MLAB pour les opérations d’écriture. Cette erreur peut avoir un impact sur les conceptions ciblant Stratixles familles de périphériques GX® III, Stratix IV et Arria® II.

Si votre conception a été compilée avec Le logiciel Quartus II versions 9.1 ou antérieures et s’est exécuté avec succès dans le matériel, il doit indiquer que le bogue de Assembler n’est pas activé et que la panne MLAB n’est pas visible.

 

Un correctif est disponible pour résoudre ce problème avec la version 9.1 du logiciel Quartus II.  Téléchargez et installez le correctif 0.59 à partir du lien approprié ci-dessous et recompilez votre conception.

 

Ce problème devrait être résolu dans une version ultérieure du logiciel Quartus II.

 

Produits associés

Cet article concerne 3 produits

FPGA Arria® II GX
FPGA Stratix® IV
FPGA Stratix® III

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.