ID de l'article: 000084026 Type de contenu: Dépannage Dernière révision: 29/10/2014

[Interne] Erreur (21188) : bloc DSP WYSIWYG pour le travail <your primitive=""> n’a pas son port chainin « CHAININ » connecté par le port de chaîne correct en ce mode DSP. Laissez le port chainin sans connexion si le port n’est pas utilisé....

Environnement

  • Édition d'abonnement Intel® Quartus® II
  • DSP
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    Cela s’applique uniquement lorsque l’utilisateur instantanéise manuellement le composant stratixv_mac (c.-à-d. le flux WYSIWYG).

    Vous obtiendrez l’erreur ci-dessus si le port « chainin » est présent sur l’instanciation stratixv_mac, mais il n’est pas connecté au port de chaîne d’un autre bloc DSP.  Vous pouvez également obtenir cette erreur si le générique « use_chainadder » est « vrai » lorsque le port Chainin n’est pas réutilisé.

    Résolution

    Intel® Quartus® s’attend à ce que le port chainin soit déconnecté (non présent) ou connecté à la chaîne d’un autre bloc DSP.  La connexion de la chaîne à une valeur fixe (0, 1, X, Z) ne compte pas comme étant déconnectée.  Quartus s’attend également à ce que les « use_chainadder » soient « faux » si la chaîne n’est pas utilisée.

    Pour résoudre ce problème, déconnectez complètement le port chainin et définissez use_chainadder="faux ».

    Produits associés

    Cet article concerne 4 produits

    FPGA Stratix® V E
    FPGA Stratix® V GS
    FPGA Stratix® V GT
    FPGA Stratix® V GX

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.