ID de l'article: 000084321 Type de contenu: Dépannage Dernière révision: 13/05/2014

Pourquoi l’estimation actuelle de VCCIO est-elle inférieure à celle prévue pour le contrôleur mémoire dure ?

Environnement

  • Édition d'abonnement Intel® Quartus® II
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    Le courant maximum VCCIO peut être inférieur aux attentes dans le rapport PowerPlay Power Analyzer des banques qui contiennent des broches d’adresse/de commande contrôlées par un contrôleur mémoire dure lors de l’utilisation d’une estimation sans vectoriel.  Ces signaux sont incorrectement définis comme étant des signaux statiques de 0, ce qui signifie qu’ils sont analysés comme n’ayant jamais conduit à une hauteur logique élevée.

    Cela est dû à un problème lié à l’estimation d’une perte de mémoire statique des signaux d’adresse/de commande du contrôleur mémoire dure.

    L’analyseur de puissance PowerPlay suppose que la résiliation externe recommandée est adaptée lors de l’utilisation de normes d’E/S qui nécessitent une résiliation externe telle que les normes SSTL utilisées par les interfaces de mémoire DDRx.  En utilisant la résiliation externe au VTT, ce qui est nécessaire pour SSTL, les flux actuels de VCCIO à Vtt lorsque la sortie est élevée, et de Vtt à GND lorsque la sortie est faible.

    En raison du problème lié à la charge statique des signaux de sortie de l’adresse/commande, le courant VCCIO n’est pas inclus dans l’estimation des signaux d’adresse/de commande.

    Résolution

    L’estimation actuelle des signaux d’adresse/de commande est correcte lors de l’utilisation des résultats de simulation ou des affectations de taux de bascule par défaut entrées par l’utilisateur dans l’analyseur de puissance PowerPlay.

    Vous pouvez outrepasser l’usage statique de ces ports à l’aide de la POWER_STATIC_PROBABILITY affectation.  Reportez-vous au Manuel de référence du fichier des paramètres de Quartus (PDF) pour plus d’informations sur cette affectation.

    Ce problème n’affecte pas le tableur EPE (Early PowerPlay Early Power Estimateor).

    Ce problème sera résolu dans une version ultérieure du logiciel Quartus® II.

    Produits associés

    Cet article concerne 10 produits

    FPGA SoC Cyclone® V SX
    FPGA Cyclone® V GT
    FPGA Cyclone® V GX
    FPGA Arria® V GX
    FPGA SoC Arria® V SX
    FPGA SoC Cyclone® V ST
    FPGA Arria® V GT
    FPGA SoC Arria® V ST
    FPGA Cyclone® V E
    FPGA SoC Cyclone® V SE

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.