Y a-t-il des modifications dans les limites de VCO PLL Stratix dans la version 2.2 SP1 du logiciel Quartus® II ?

Avant la version 2.2 SP1 :

La plage de VCO pour l’EPLL et la FPLL a été définie entre 300 et 1 000 MHz, en attente de caractérisation du silicium.

Les modifications suivantes ont été apportées à la synchronisation PLL Stratix dans la version 2.2 SP1 du logiciel Quartus II :

Pour les PLL améliorés (EPL) :

Le logiciel Quartus II version 2.2 SP1 appliquera la plage de VCO 300-800 MHz comme spécifié dans la fiche de données de la famille de périphériques Stratix pour les niveaux de vitesse -5 et -6. La plage de VCO pour le niveau de vitesse -7 est de 300 à 600 MHz.

Pour les FPL (Fast PLLs) :

Le logiciel Quartus II version 2.2 SP1 continuera à prendre en charge la plage de VCO 300-1000 MHz lorsque le FPLL est utilisé à des fins générales. La plage de VCO plus élevée permet de choisir plus de flexibilité dans le choix des facteurs de multiplication et de division dans Quartus. Lorsque le FPLL est utilisé en mode Synchrone Source, la plage de fréquences de VCO ne change pas par rapport aux spécifications de la feuille de données de 300-840 MHz.

La fiche technique de la famille de périphériques Stratix sera mise à jour afin de refléter les nouvelles spécifications des appareils à -5,6 et -7.

Solutions de contournement pour les conceptions affectées :

1. Comme le logiciel Quartus II version 2.2 SP1 prend en charge la plage de VCO 300-1000 MHz pour les FPL, si possible, les EPL peuvent être portés sur des FPL en cochant la case à cocher « Use Fast PLL » à la page 1 du méga-assistant ALTPLL. Notez que cela pourrait ne pas être possible si la conception nécessite l’utilisation des sorties d’horloge externes dédiées qui ne sont disponibles que sur les EPL.

   De plus, ce qui précède ne peut pas être rencontré si la PLL utilise une des fonctionnalités spécifiques de l’EPLL comme le passage de l’horloge, la bande passante programmable, la reconfiguration PLL, le spectre de diffusion, etc. ou si les broches d’entrée/sortie de l’horloge sont bloquées dans la conception.

2. Une autre solution consiste à scinder les fréquences de sortie entre 2 ou plus d’EPL.

   Exemple:

   Inclk à EPLL = 33,3333 MHz, sorties souhaitées à 66,6666 MHz, 100 MHz et 166,66 MHz. La MCM de ces fréquences de sortie est de 999,9 MHz, ce qui se traduit par un non-ajustement.

Pour la combinaison ci-dessus :

Quartus II Version 2.2 - Répond aux combinaisons de fréquences d’entrée/de sortie.

Quartus II Version 2.2 SP1 - Ne peut pas répondre et pourrait offrir des fréquences d’horloge de sortie comme indiqué ci-dessous :

1. 66,666 MHz, 111,11 MHz, 166,66 MHz (VCO à 333 MHz) ou
2. 62,5 MHz, 100,00 MHz, 166,66 MHz (VCO à 500 MHz)

Dans l’exemple ci-dessus, le débit de 100 MHz peut être déplacé vers une autre version epLL séparée de celle qui produit 66,66 MHz et 166,66 MHz.