En raison d’un problème dans le logiciel Quartus® II, la commande SDC (Synopsys Design Constraint) derive_pll_clocks peut ne pas limiter correctement les sorties de la boucle PLL (phase-locked loop). Ce problème se produit lorsque votre conception utilise le commutateur d’horloge PLL dans les périphériques 28 nm, y compris les périphériques Stratix® V, Arria® V et Cyclone® V. À cause de ce problème, la commande derive_pll_clocks ne crée pas automatiquement les horloges générées sur les sorties PLL par rapport à chaque entrée d’horloge de référence.
Pour contourner ce problème, limitez les sorties PLL manuellement à l’aide de create_generated_clock commandes SDC. Reportez-vous à la section Articles connexes pour plus d’informations.
Ce problème est résolu à partir de la version 11.0 du logiciel Intel® Quartus® Prime Pro ou Standard Edition.