ID de l'article: 000084365 Type de contenu: Dépannage Dernière révision: 30/06/2014

Pourquoi les derive_pll_clocks ne limitent-ils pas automatiquement les horloges de sortie PLL ?

Environnement

  • Édition d'abonnement Intel® Quartus® II
  • PLL
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    En raison d’un problème dans le logiciel Quartus® II, la commande SDC (Synopsys Design Constraint) derive_pll_clocks peut ne pas limiter correctement les sorties de la boucle PLL (phase-locked loop). Ce problème se produit lorsque votre conception utilise le commutateur d’horloge PLL dans les périphériques 28 nm, y compris les périphériques Stratix® V, Arria® V et Cyclone® V. À cause de ce problème, la commande derive_pll_clocks ne crée pas automatiquement les horloges générées sur les sorties PLL par rapport à chaque entrée d’horloge de référence.

    Résolution

    Pour contourner ce problème, limitez les sorties PLL manuellement à l’aide de create_generated_clock commandes SDC. Reportez-vous à la section Articles connexes pour plus d’informations.

    Ce problème est résolu à partir de la version 11.0 du logiciel Intel® Quartus® Prime Pro ou Standard Edition.

    Produits associés

    Cet article concerne 14 produits

    FPGA SoC Cyclone® V SX
    FPGA Cyclone® V GT
    FPGA Stratix® V GX
    FPGA Stratix® V GT
    FPGA Cyclone® V GX
    FPGA Stratix® V GS
    FPGA Arria® V GZ
    FPGA SoC Arria® V SX
    FPGA SoC Cyclone® V ST
    FPGA SoC Arria® V ST
    FPGA Arria® V GT
    FPGA Arria® V GX
    FPGA Stratix® V E
    FPGA SoC Cyclone® V SE

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.