ID de l'article: 000084393 Type de contenu: Dépannage Dernière révision: 11/09/2012

Puis-je utiliser un bloc de contrôle d’horloge pour choisir entre un débit PLL amélioré et un débit PLL rapide dans les périphériques Stratix II et Stratix II GX pour ma conception ?

Environnement

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

Non, vous ne pouvez pas utiliser un bloc de contrôle d’horloge pour choisir entre un débit PLL amélioré et un débit PLL rapide dans les périphériques Stratix® II et Stratix II GX. Les ressources mondiales et régionales utilisées par des LPP améliorés et rapides sont différentes.

Vous pourrez utiliser les sorties de deux plL améliorés différents ou de deux PLL rapides différents du même côté du périphérique qui partagent des ressources mondiales et régionales.

Pour plus d’informations sur les connexions réseau d’horloge mondiales et régionales utilisées par chaque PLL, reportez-vous à la section Stratix II du manuel LP dans les périphériques GX Stratix II et Stratix II (PDF).

Articles apparentés

Produits associés

Cet article concerne 2 produits

FPGA Stratix® II GX
FPGA Stratix® II

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.