Identifiant de l'article: 000084445 Type de contenu: Installation et configuration Dernière révision :: 11/26/2014

Comment effacer le Intel FPGA IP Stratix® V pour PCIe ?

Environnement

  • Édition d'abonnement Intel® Quartus® II
  • FPGA Intel® IP hard IP pour PCI Express* Arria® V
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    En raison d’un problème dans la version 13.1 du logiciel Quartus® II et les versions précédentes, vous pouvez constater l’erreur suivante lorsque vous ouvrez l’éditeur de paramètres IP sur PCIe si vous avez ouvert un projet Stratix® V FPGA.

    Erreur : La génération du modèle de simulation a échoué : <installation path>//sopc_builder/bin/ip-make-simscript --spd=<project path>/<instance name>.spd --output-directory=<project path>/<instance name>_sim

    Solution

    Pour contourner ce problème, ouvrez ou créez un projet Stratix FPGA V avant de lancer l’éditeur de paramètres IP.

    Ce problème est résolu dans la version 13.1 du logiciel Quartus II.

    Produits associés

    Cet article concerne 1 Produits

    FPGA Stratix® V

    Vous avez encore besoin d'aide?

    Communiquer avec l'assistance

    Avis de non-responsabilité

    1

    Toutes publications et utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.ca.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.