ID de l'article: 000084534 Type de contenu: Dépannage Dernière révision: 11/09/2021

Pourquoi la génération du système SOPC Builder n’a-t-elle réussi que pour la première tentative, mais échoue-t-elle pour les tentatives successives dans Quartus II ? Lorsqu’il tombe en panne, le constructeur SOPC se bloque pendant la généra...

Environnement

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

Ce problème se produit si vous avez des cœurs IP d’interface mémoire UniPHY instantanés tels que DDR2 et DDR3 SDRAM Controller avec UniPHY, QDR II et QDR II SRAM Controller avec UniPHY et RLDRAM II controller avec UniPHY dans SOPC Builder, Quartus® II version 10.0 ou 10.0 SP1.

 

La solution temporaire à ce problème est de supprimer le dossier rtl situé dans tous les dossiers sources UniPHY dans le répertoire de projets logiciels Quartus II chaque fois que vous générerez à nouveau le constructeur SOPC.

 

Ce problème est résolu dans la version 10.1 de Quartus II.

 

 

Résolution

Ce problème est résolu dans la version 10.1 de Quartus II.

Produits associés

Cet article concerne 4 produits

FPGA Stratix® II GT
FPGA Stratix® IV E
FPGA Stratix® II GX
FPGA Stratix® III

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.