Identifiant de l'article: 000084595 Type de contenu: Dépannage Dernière révision :: 02/08/2013

Il est possible que des erreurs d’élaboration se produisent lors de l’utilisation de NC-Sim pour réaliser des simulations fonctionnelles post-fit VHDL des conceptions ciblant Stratix les périphériques V.

Environnement

  • Édition d'abonnement Intel® Quartus® II
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Problème critique

    Descriptif

    Si vous utilisez Cadence® NC-Sim pour effectuer des une simulation fonctionnelle VHDL post-fit d’une conception ciblant une membre de la famille Stratix V et qui utilise la RAM, une erreur d’élaboration peut se produire si les paramètres de déclaration des composants et l’architecture paramètres sont obsolètes.

    Solution

    Utilisez -namemap_mixgen l’option avec la ncelab commande pour demander à NC-Sim de correspondre aux paramètres de déclaration des composants et les paramètres d’architecture basés sur les noms.

    Produits associés

    Cet article concerne 1 Produits

    FPGA Stratix® V

    Vous avez encore besoin d'aide?

    Communiquer avec l'assistance

    Avis de non-responsabilité

    1

    Toutes publications et utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.ca.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.