ID de l'article: 000084603 Type de contenu: Dépannage Dernière révision: 05/01/2015

Pourquoi le logiciel Quartus® II ne peut-il pas fusionner automatiquement les interfaces d’émetteur-récepteur Avalon de mémoire mappées d’un PLL CDR/CMU et d’un canal TX uniquement, d’un appareil Intel® Arria® 10 ?

Environnement

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

Le logiciel Quartus® II ne prend pas en charge la fusion automatique de l’interface de l’émetteur-récepteur Avalon® de la mémoire mappée dans Intel® Arria® périphériques 10. Vous pouvez rencontrer des erreurs d’ajustement si votre conception contient une PLL CDR/CMU et un canal TX uniquement, qui peuvent être fusionnés et placés en un seul canal d’émetteur-récepteur. Par défaut, une PLL CDR/CMU et un canal TX seul sont mappés à deux canaux d’émetteur-récepteur différents.

Résolution

Pour contourner ce problème, ajoutez l’affectation suivante à votre fichier de paramètres Quartus® II (.qsf) :

set_instance_assignment -name XCVR_RECONFIG_GROUP MERGE_TX_CDR_PLL -to « TX_Serial_Pin_Name »
set_instance_assignment -name XCVR_RECONFIG_GROUP MERGE_TX_CDR_PLL -to " <CDR/CMU PLL variation name>|altera_xcvr_cdr_pll_a10:xcvr_cdr_pll_a10_0|twentynm_xcvr_avmm:inst_twentynm_xcvr_avmm|avmm_atom_insts[0].twentynm_hssi_avmm_if_inst »

set_instance_assignment -name XCVR_RECONFIG_GROUP MERGE_TX_ CDR_PLL -to " <CDR/CMU PLL variation name>|* »

Produits associés

Cet article concerne 3 produits

FPGA Intel® Arria® 10 GT
FPGA Intel® Arria® 10 GX
FPGA SoC Intel® Arria® 10 GX

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.