Identifiant de l'article: 000084661 Type de contenu: Dépannage Dernière révision :: 04/02/2014

Pourquoi mon modèle BFM (Third-party PCI Express Bus Functional Model) signale-t-il l’invalidité du symbole après la fin du flux de données (EDS) ?

Environnement

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

Les Arria® V GZ et Stratix® V Hard IP pour PCI Express® peuvent faire marquer le symbole BFM de tiers invalide après EDS pour la raison suivante :

Lorsque l’IP dure pour PCI Express entre dans la réinitialisation à chaud, la machine d’état LTSSM (Link Training Status Machine) passe d’abord par les états de récupération. Lorsque dans recovery.idle, il démarre un flux de données, avant d’entrer dans l’état de réinitialisation à chaud, l’IP envoie EDS pour mettre fin au flux de données.

Conformément à la spécification PCI Express, l’IP dure doit envoyerEOS après EDS, mais ce n’est pas le cas. L’IP dure suit EDS avec un TS1 avec le bit de réinitialisation à chaud défini.

Ce problème peut être constaté dans la simulation. Aucun impact n’a été observé lors des tests matériels réels.

Solution Ignorez l’erreur de votre BFM tiers.

Produits associés

Cet article concerne 5 Produits

FPGA Stratix® V E
FPGA Stratix® V GS
FPGA Stratix® V GT
FPGA Stratix® V GX
FPGA Arria® V GZ

Vous avez encore besoin d'aide?

Communiquer avec l'assistance

Disclaimer

1

Toutes publications et utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.ca.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.