ID de l'article: 000084692 Type de contenu: Dépannage Dernière révision: 29/01/2013

Pourquoi l’analyseur de synchronisation TimeQuest signale-t-il huit horloges supplémentaires générées pour la mégafunction Altera_PLL en plus de celles que j’utilise ?

Environnement

  • PLL
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    Pour les conceptions utilisant la mégafunction Altera_PLL, la tâche d’analyseur de synchronisation TimeQuest présente huit horloges supplémentaires en plus de celles utilisées dans votre conception. Ces horloges représentent les huit touches du VCO de la PLL et sont indiquées pour toutes les familles de PLL fracturables. Les familles de périphériques qui utilisent la mégafunction ALTPLL ne possèdent pas de PLL fracturables et ne signalent pas ces horloges supplémentaires. Les huit horloges supplémentaires possèdent la convention de surélation de l’horloge suivante :

    |fpll|vcoph[0..7]

    Produits associés

    Cet article concerne 15 produits

    FPGA SoC Cyclone® V SX
    FPGA Cyclone® V GT
    FPGA Stratix® V GX
    FPGA Cyclone® V GX
    FPGA Stratix® V GT
    FPGA Stratix® V GS
    FPGA Arria® V GZ
    FPGA SoC Arria® V SX
    FPGA SoC Cyclone® V ST
    FPGA SoC Arria® V ST
    FPGA Arria® V GX
    FPGA Arria® V GT
    FPGA Cyclone® V E
    FPGA Stratix® V E
    FPGA SoC Cyclone® V SE

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.