ID de l'article: 000084805 Type de contenu: Dépannage Dernière révision: 20/05/2013

Les variations du cœur IP du CPRI configurées avec le mode All Mapping peuvent ne pas atteindre la fermeture de synchronisation

Environnement

  • Édition d'abonnement Intel® Quartus® II
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Problème critique

    Descriptif

    Si la variation de votre cœur IP CPRI est configurée avec le mode de mappage défini sur Tous et que la famille d’appareils cible et le débit de ligne CPRI sont définis sur l’une des combinaisons suivantes, vous pouvez observer des violations de temps de configuration dans le bloc CPRI Rx MAP et le bloc CPRI Tx MAP.

    Ces violations de synchronisation ont été observées dans les combinaisons suivantes de la famille d’appareils cible et du débit de ligne CPRI :

    • Appareil Arria® V au débit de ligne CPRI 4,9152 Gbit/s
    • Appareil Arria® V au débit de ligne CPRI 6,144 Gbit/s
    • Appareil Stratix® V au débit de ligne CPRI 9,8304 Gbit/s
    Résolution

    Pour éviter ce problème, configurez votre cœur IP CPRI avec le mode de mappage d’interface MAP spécifique requis par votre conception (Basic, Advanced 1, Advanced 2 ou Advanced 3) au lieu du paramètre Tous .

    Cependant, reportez-vous à Certaines variations du cœur IP CPRI configurées avec le mode de mappage avancé 1 peuvent ne pas atteindre la fermeture de la synchronisation.

    Ce problème est résolu dans la version 12.1 de la fonction CPRI MegaCore.

    Produits associés

    Cet article concerne 2 produits

    FPGA Stratix® V
    FPGA et FPGA SoC Arria® V

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.