Le signal tx_cal_busy n’indiquera pas si l’étalonnage de la PLL ATX est démarré via l’interface mémoire mappée Avalon sur les périphériques Arria® V GZ et Stratix® V GX/GT.
Le signal tx_cal_busy n’est affirmé qu’à l’étalonnage initial de l’exécution ou si vous réinitialisez le contrôleur de reconfiguration.
Pour déterminer si le processus d’étalonnage ATX PLL est terminé, vous pouvez lire le registre de contrôle et d’état ATX PLL. L’état occupé est le bit 8 du registre de contrôle et d’état à l’adresse décalée 7'h32.
Ce problème est résolu à partir du guide de l’utilisateur du cœur IP de l’émetteur-récepteur série V PHY version 14.1.