ID de l'article: 000085319 Type de contenu: Dépannage Dernière révision: 01/01/2015

Les périphériques Arria V possèdent-ils des restrictions de placement des E/S similaires avec les broches HSTL et SSTL par rapport aux périphériques Arrix II GX ?

Environnement

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

Non, Arria® les périphériques V n’ont pas de restrictions de placement d’E/S similaires avec les broches HSTL et SSTL par rapport aux périphériques GX Arrix II.

Vous pouvez utiliser toutes les broches de sortie HSTL et SSTL/bidirectionnelles disponibles dans une banque d’E/S du périphérique Arria V.

Pour les restrictions de placement des E/S sur les périphériques Arria II GX, vous pouvez vous référer aux directives de connexion des broches de la famille Arria II (PDF).

Articles apparentés

Produits associés

Cet article concerne 8 produits

FPGA Arria® V GT
FPGA Stratix® V E
FPGA SoC Arria® V ST
FPGA Arria® V GX
FPGA Stratix® V GX
FPGA SoC Arria® V SX
FPGA Stratix® V GS
FPGA Stratix® V GT

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.