ID de l'article: 000085367 Type de contenu: Dépannage Dernière révision: 01/01/2015

Quelles consignes de répartition des broches dois-je utiliser pour la mémoire SRAM QDR II avec une latence de lecture de 1.5 ?

Environnement

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

Pour la mémoire SRAM QDR II avec une latence de 1,5 lecture, utilisez la même consigne de répartition des broches pour la mémoire SRAM QDR II avec une latence de 2,5. Les consignes de cession des broches pour le périphérique SRAM QDRII avec latence de 2,5 cycles sont indiquées dans le tableau 2-9 du manuel d’interface mémoire externe du chapitre Device and Pin Planning (PDF).

Connectez la broche d’horloge de complément (CQn) à la broche CQn (pas l’broche DQSn) et la broche CQ à la broche DQS du périphérique.

Produits associés

Cet article concerne 1 produits

FPGA Stratix® II GX

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.