Identifiant de l'article: 000085612 Type de contenu: Dépannage Dernière révision :: 04/08/2014

Pourquoi le signal tx_datak fait-il référence aux données reçues pour les périphériques Arria V, Cyclone V et Stratix V dans le Guide de l’utilisateur IP de l’émetteur-récepteur Altera PHY ?

Environnement

  • Édition d'abonnement Intel® Quartus® II
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    En raison d’erreurs se déroulant dans le tableau 9-12 : signaux d’interface Avalon-ST TX » et le « Tableau 11-8 : interface Avalon-ST TX » du Guide de l’utilisateur du cœur IP de l’émetteur-récepteur Altera® (PDF), le signal tx_datak fait référence aux données reçues des périphériques Arria® V, Cyclone® V et Stratix® V.

    Le signal tx_datak ne doit se référer qu’aux données de transmission.

    Solution

    Ces problèmes seront résolus dans une version ultérieure du guide de l’utilisateur de l’émetteur-récepteur Altera PHY IP Core (PDF).

    Produits associés

    Cet article concerne 12 Produits

    FPGA SoC Cyclone® V ST
    FPGA Cyclone® V GX
    FPGA SoC Cyclone® V SX
    FPGA Stratix® V GS
    FPGA Stratix® V GT
    FPGA Cyclone® V GT
    FPGA SoC Arria® V SX
    FPGA SoC Arria® V ST
    FPGA Arria® V GZ
    FPGA Arria® V GX
    FPGA Arria® V GT
    FPGA Stratix® V GX

    Vous avez encore besoin d'aide?

    Communiquer avec l'assistance

    Avis de non-responsabilité

    1

    Toutes publications et utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.ca.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.