ID de l'article: 000085612 Type de contenu: Dépannage Dernière révision: 08/04/2014

Pourquoi le signal tx_datak fait-il référence aux données reçues pour les périphériques Arria® V, Cyclone® V et Stratix® V dans le guide de l’utilisateur de l’émetteur-récepteur Altera PHY IP ?

Environnement

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

En raison d’erreurs dans le « Tableau 9-12 : Signaux de l’interface Avalon-ST TX » et le « Tableau 11-8 : Interface Avalon-ST TX » du guide de l’utilisateur du cœur IP de l’émetteur-récepteur Altera® PHY (PDF), le signal tx_datak fait référence aux données reçues pour les périphériques Arria® V, Cyclone® V et Stratix® V.

Le signal tx_datak ne doit faire référence qu’aux données transmises.

Résolution

Les problèmes sont résolus à partir de la version 14.1 du guide de l’utilisateur du cœur IP de Altera émetteur-récepteur PHY (PDF).

Produits associés

Cet article concerne 12 produits

FPGA Arria® V GT
FPGA Stratix® V GX
FPGA Arria® V GX
FPGA SoC Cyclone® V ST
FPGA Cyclone® V GX
FPGA SoC Cyclone® V SX
FPGA Stratix® V GS
FPGA Stratix® V GT
FPGA Cyclone® V GT
FPGA SoC Arria® V SX
FPGA SoC Arria® V ST
FPGA Arria® V GZ

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.