Identifiant de l'article: 000085844 Type de contenu: Dépannage Dernière révision :: 09/11/2012

Y a-t-il des erreurs connues dans le chapitre 2. Cyclone II Architecture dans le manuel Cyclone II ?

Environnement

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif Oui, il y a une erreur avec la Figure 2-12. Les broches CLK[11.8] alimentent PLL3 et PLL3 pour alimenter le bloc de contrôle de l’horloge supérieur. Les broches CLK[15.12] alimentent PLL4 et PLL4
bloc de contrôle de l’horloge inférieur.

Cette figure montre incorrectement que les blocs de contrôle de l’horloge gauche et droit alimentent respectivement PLL3 et PLL4. Le chiffre ci-dessous montre les connexions correctes.

Figure 2-12. EP2C20 & Plus grande PLL, CLK[], DPCLK[] & Emplacements des blocs de contrôle d’horloge

Figure 2-12. EP2C20 & Larger PLL, CLK[], DPCLK[] & Clock Control Block Locations




Altera ne garantit pas que cette solution fonctionnera dans les conditions prévues par le client et décline toute responsabilité quant à l’utilisation ou à la dépendance de la solution.

Produits associés

Cet article concerne 1 Produits

FPGA Cyclone® II

Disclaimer

1

Toutes publications et utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.ca.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.