Identifiant de l'article: 000086062 Type de contenu: Dépannage Dernière révision :: 09/11/2012

Pourquoi le script runtb_vcs.do échoue-t-il pour l’exemple de port racine PCIe testbench ?

Environnement

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

En raison d’un problème dans la version 13.0 et ultérieure du logiciel Quartus® II, un système Qsys qui contient un esclave par défaut AXI mais aucun esclave AXI ne compile et ne simulera pas correctement. L’erreur suivante sera signalée lors de la simulation :

Modelsim : erreur ** _mm_interconnect_0_addr_router.sv(196) : (vlog-2730) Variable non définie : « write_transaction »

Synopsys VCS : «Identificateur d’erreur[IND] non déclaré _interconnect_0_addr_router.sv, 196
L’identifiant « write_transaction » n’a pas encore été déclaré. Si cette erreur n’est pas attendue, vérifiez si vous avez défini « altpcietb_bfm_vc_intf_ast_common.v »
--------------------------------------

Pour résoudre le problème, vous devez mettre en œuvre les étapes suivantes :

1. Supprimez les fichiers redondants suivants dans sim_filelist qui sont également définis dans le altpcietb_bfm_ep_example_chaining_pipen1b.vo :

altpcierd_cdma_ecrc_check_128.v
altpcierd_cdma_ecrc_check_64.v
altpcierd_cdma_ecrc_gen.v
altpcierd_cdma_ecrc_gen_calc.v
altpcierd_cdma_ecrc_gen_ctl_128.v
altpcierd_cdma_ecrc_gen_ctl_64.v
altpcierd_cdma_ecrc_gen_datapath.v
altpcierd_rx_ecrc_128.vo
altpcierd_rx_ecrc_64.vo
altpcierd_tl_cfg_sample.v
altpcierd_tx_ecrc_128.vo
altpcierd_tx_ecrc_64.vo
altpcierd_tx_ecrc_ctl_fifo.v
altpcierd_tx_ecrc_data_fifo.v
altpcierd_tx_ecrc_fifo.v
altpcierd_pcie_reconfig.v

2. Open altpcietb_bfm_ep_example_chaining_pipen1b.vo » sous répertoire /< >_examples/common/testbench

3. Renommez la déclaration du deuxième module en appending « _altcrc » au nom d’origine sur les lignes indiquées ci-dessous
- Altpcierd_rx_ecrc_128 de modification de la ligne 23425 vers altpcierd_rx_ecrc_128_altcrc
- Altpcierd_rx_ecrc_64 de modification de la ligne 29557 vers altpcierd_rx_ecrc_64_altcrc
- Modification de la altpcierd_tx_ecrc_128 de la ligne 33081 sur altpcierd_tx_ecrc_128_altcrc
- Altpcierd_tx_ecrc_64 de modification de la ligne 39787 vers altpcierd_tx_ecrc_64_altcrc

4. Modifiez la runtb_vcs.sh pour les éléments suivants
- Changez de QUARTUS_ROOTDIR pour indiquer votre répertoire d’installation Quartus actuel
- Ajoutez l’option « Cla » à la ligne de commande après les « vcs »
- Ajouter » .. / » après « incdir » pour inclure le répertoire au-dessus de testbench pour que le script trouve altpcietb_bfm_vc_intf_ast_common.v

La nouvelle commande va ressembler à ce qui suit :
vcs -lca -ntb_opts vérifier -R vcs lic wait error 100 v2k incdir .. / .. /.. /common/testbench/ .. /.. /common/incremental_compile_module -f sim_filelist.f -l très performant

Ce problème sera résolu dans les futures versions du logiciel Quartus II.

Produits associés

Cet article concerne 1 Produits

FPGA GX Cyclone® IV

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.