ID de l'article: 000086072 Type de contenu: Dépannage Dernière révision: 21/04/2021

Pourquoi ma mémoire IP eSRAM Intel Agilex® 7 FPGA ne répond-elle pas aux spécifications de performance maximales ?

Environnement

  • Intel® Quartus® Prime Pro Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    En raison d’un problème dans les versions 19.3 et ultérieures du logiciel Intel Quartus® Prime Pro Edition, l’IP Intel Agilex® 7 FPGA eSRAM peut ne pas respecter les spécifications de performance maximales en raison d’une violation de la durée de conservation.

    Résolution

    Pour contourner ce problème, modifiez le fichier de conception en ajoutant « (* altera_attribute = « nom HYPER_REGISTER_DELAY_CHAIN 100*) » à l’instance IP eSRAM.

    Par exemple :

    (* altera_attribute = « nom HYPER_REGISTER_DELAY_CHAIN 100 »), esram_inst esram (
    .esram0_ram_input_clk (clk_500),
    ......

    Ce problème est résolu à partir de la version 21.2 du logiciel Intel® Quartus® Prime Pro Edition.

    Produits associés

    Cet article concerne 1 produits

    FPGA et FPGA SoC Intel® Agilex™ 7

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.