ID de l'article: 000086082 Type de contenu: Messages d'erreur Dernière révision: 26/01/2018

Erreur interne : sous-système : PTI, fichier : /quartus/tsm/pti/pti_tdb_builder.cpp, ligne : 1073

Environnement

  • Intel® Quartus® Prime Pro Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    En raison d’un problème dans la version 17.1 de la version 17.1 du logiciel Intel® Quartus® Prime Pro Edition et versions antérieures, il est possible que vous voyiez cette erreur interne lors de la compilation d’une conception Intel® Stratix® 10 FPGA lors de l’utilisation de l’analyseur logique Signal lTap.

    L’erreur interne peut se produire lorsque l’analyseur logique Signal Tap exploite des nœuds HPS dédiés qui ne sont pas accessibles.

    Résolution

    Pour contourner ce problème, supprimez toutes les connexions HPS dédiées au fichier analyseur logique Signal Tap.
    Le filtre « Signal Tap : pré-synthèse » ou « Signal Tap : post-fitting » doit être utilisé lors de l’ajout de nœuds à un fichier d’analyseur logique Signal Tap qui ne renvoie que les nœuds accessibles.

     

    Produits associés

    Cet article concerne 1 produits

    FPGA et FPGA SoC Intel® Stratix® 10

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.