En raison d’un problème dans la version 17.1 de la version 17.1 du logiciel Intel® Quartus® Prime Pro Edition et versions antérieures, il est possible que vous voyiez cette erreur interne lors de la compilation d’une conception Intel® Stratix® 10 FPGA lors de l’utilisation de l’analyseur logique Signal lTap.
L’erreur interne peut se produire lorsque l’analyseur logique Signal Tap exploite des nœuds HPS dédiés qui ne sont pas accessibles.
Pour contourner ce problème, supprimez toutes les connexions HPS dédiées au fichier analyseur logique Signal Tap.
Le filtre « Signal Tap : pré-synthèse » ou « Signal Tap : post-fitting » doit être utilisé lors de l’ajout de nœuds à un fichier d’analyseur logique Signal Tap qui ne renvoie que les nœuds accessibles.