Identifiant de l'article: 000086148 Type de contenu: Dépannage Dernière révision :: 06/23/2021

Pourquoi le protocole PHY Lite pour interfaces parallèles Intel Agilex® 7 FPGA IP échoue-t-il dans le matériel lorsque le VCO fonctionne autour de 1066 MHz (avec une fréquence d’interface autour de 266/533/1066 MHz) ?

Environnement

  • Intel® Quartus® Prime Pro Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    En raison d’un problème dans la version 21.2 et antérieure du logiciel Intel® Quartus® Prime Pro Edition, il est possible que les données glissent sur le chemin de sortie de jusqu’à 800 cycles lorsque le Lite PHY pour interfaces parallèles Intel Agilex® 7 FPGA fréquence VCO IP est d’environ 1 066 MHz, (c’est-à-dire une fréquence d’interface autour de 266 MHz, 533 MHz ou 1066 MHz). Ce problème ne concerne que Intel Agilex® 7 FPGA périphériques et dépend du PVT, ce qui peut se produire même après des tests matériels réussis.

     

    Solution

    Un correctif est en cours de création pour résoudre ce problème dans la version 21.2 du logiciel Intel® Quartus® Prime Pro Edition

    Ce problème est résolu à partir de la version 21.3 du logiciel Intel® Quartus® Prime Pro Edition.

    Produits associés

    Cet article concerne 1 Produits

    FPGA et FPGA SoC Intel® Agilex™

    Vous avez encore besoin d'aide?

    Communiquer avec l'assistance

    Avis de non-responsabilité

    1

    Toutes publications et utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.ca.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.