Identifiant de l'article: 000086205 Type de contenu: Dépannage Dernière révision :: 12/13/2013

Pourquoi l’auteur de netlist EDA ne crée-t-il pas une netlist valide pour la simulation au niveau de la porte de l’IP dur série V 28 nm pour la fonction PCI Express MegaCore ?

Environnement

  • Simulation
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif L’auteur de netlist EDA ne prend pas actuellement en charge la simulation au niveau des portes pour l’IP dur de la série V pour PCI Express® la fonction MegaCore®.
    Solution Cette capacité est prévue pour une future version du logiciel Quartus® II.

    Produits associés

    Cet article concerne 13 Produits

    FPGA Arria® V GX
    FPGA Stratix® V GS
    FPGA Cyclone® V GT
    FPGA Stratix® V GT
    FPGA Arria® V GZ
    FPGA Cyclone® V GX
    FPGA Arria® V GT
    FPGA Stratix® V E
    FPGA SoC Arria® V ST
    FPGA SoC Arria® V SX
    FPGA SoC Cyclone® V ST
    FPGA SoC Cyclone® V SX
    FPGA Stratix® V GX

    Vous avez encore besoin d'aide?

    Communiquer avec l'assistance

    Avis de non-responsabilité

    1

    Toutes publications et utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.ca.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.