ID de l'article: 000086268 Type de contenu: Dépannage Dernière révision: 13/06/2017

Pourquoi la fréquence d’horloge du processeur graphique de mon système SoC DE10-Nano est-elle réglée si faible ?

Environnement

  • Intel® Quartus® Prime Pro Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    En raison d’un problème dans la version 17.0 du logiciel Prime Standard Edition Intel® Quartus® précédente, il est possible que la fréquence d’horloge du MPU soit incorrectement définie si l’option par défaut est sélectionnée avec le périphérique 5CSEBA6U2317DK spécifié.

    Si l’option par défaut est sélectionnée dans l’onglet Des horloges de sortie de l’éditeur de paramètres IP HPS, la fréquence d’horloge du MPU peut être définie sur 0.

    Résolution

    Pour contourner ce problème dans les versions 17.0 et antérieures du logiciel Intel Quartus Prime Standard Edition :

    1. Ouvrez la page des horloges de sortie de l’éditeur de paramètres IP HPS dans le Platform Designer.
    2. Désactivez le paramètre « Utiliser l’horloge MPU par défaut ».
    3. Définissez manuellement la fréquence d’horloge du processeur graphique à 800 dans la boîte De l’horloge du MPU.
    4. Générer à nouveau le système Platform Designer.
    5. Compilez à nouveau le projet logiciel Intel Quartus Prime.
    6. Générer un nouveau pré-chargeur à l’aide de BSP-Editor.

    Ce problème est résolu dans le logiciel Intel Quartus Prime Standard Edition v17.1.

    Produits associés

    Cet article concerne 3 produits

    FPGA SoC Cyclone® V SE
    FPGA SoC Cyclone® V ST
    FPGA SoC Cyclone® V SX

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.