ID de l'article: 000086486 Type de contenu: Dépannage Dernière révision: 01/12/2014

Que faire si le signal de reconfig_busy IP ALTGX_RECONFIG est bloqué haut sur Arria II, Cyclone IV ou Stratix émetteur-récepteur IV ?

Environnement

  • Édition d'abonnement Intel® Quartus® II
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    Si l’émetteur-récepteur ALTGX_RECONFIG signal IP reconfig_busy est bloqué haut sur les périphériques Arria® II, Cyclone® IV ou Stratix® émetteur-récepteur IV, vous pouvez activer et faire valoir le signal IP reconfig_reset ALTGX_RECONFIG.

    Résolution

    Vous pouvez activer le signal reconfig_reset sur l’ALTGX_RECONFIG IP en suivant les instructions ci-dessous.

    1. Ouvrez l’IP ALTGX_RECONFIG.
    2. Activez la reconfiguration \'Channel\'.
    3. Activez « Use \'reconfig_reset\' »dans la page \'Channel and TX PLL reconfiguration\'
    4. Appuyez sur \'Finish\ ' pour générer l’IP.
    5. Connectez un signal de réinitialisation synchrone au port reconfig_reset.

    Les règles suivantes s’appliquent au signal reconfig_reset :

    • Le signal reconfig_reset doit être synchrone à l’horloge reconfig_clk.
    • Le signal reconfig_reset doit être élevé lorsque le périphérique entre en mode utilisateur.
    • Le signal reconfig_reset doit être indiqué pendant au moins un cycle d’horloge reconfig_clk.

    Produits associés

    Cet article concerne 3 produits

    FPGA Stratix® II GX
    FPGA Stratix® II GT
    FPGA Arria® II GZ

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.