Si vous avez conçu votre système :
1. Basé sur Quartus® Spécifications des E/S de la colonne plein débit de la version 9.0 DDR2 SDRAM du logiciel II pour Cyclone® appareil III et
2. Après avoir migré vers le logiciel Quartus II 9.1 et modifié la conception pour utiliser le contrôleur hautes performances SDRAM DDR2 II
Vous pouvez observer les défaillances de synchronisation du cœur et la dégradation des performances.
Afin d’atteindre un débit d’horloge plus élevé et de supprimer les violations de la synchronisation du cœur, veuillez prendre en compte les directives ci-dessous :
I. Assurez-vous que vous utilisez PHY basé sur AFI.
II. Dans le logiciel Quartus II, cliquez sur Assignments (Affectations) et sélectionnez Settings (Paramètres).
1. Cliquez sur Optimisations de synthèse physique.
Un. Définissez le niveau d’effort sur Extra.
B. Dans la section Optimiser les performances, activez toutes les options.
2. Cliquez sur Analyse et paramètres de synthèse et définissez La technique d’optimisation sur Vitesse.
III. Si vous avez besoin d’effectuer une nouvelle disposition de la carte, assurez-vous que toutes les broches de l’interface sont posées sur un côté (en haut ou en bas).