ID de l'article: 000086544 Type de contenu: Dépannage Dernière révision: 04/03/2019

Quel est l’état du HPS GPIO sur Intel® Cyclone® SoC V et Arria® périphériques SoC V lors de la réinitialisation à froid ?

Environnement

  • Intel® Quartus® Prime Pro Edition
  • FPGA Intel® IP GPIO
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    Le GPIO du système de processeur dur (HPS) sur Intel® Cyclone® SoC V et Arria® les périphériques SoC V sont dans l’état par défaut lors de la réinitialisation à froid. L’état par défaut des E/S sur le contrôleur/module GPIO HPS est une entrée. Les E/S HPS sont configurées en GPIO lorsque le mappage des broches de l’utilisateur HPS est appliqué par le pré-chargeur.

    Résolution

    Ces informations ont été ajoutées à la version 20.1 du manuel de référence technique du système de processeur dur Intel® Cyclone® V/Arria® V.

    Produits associés

    Cet article concerne 5 produits

    FPGA SoC Cyclone® V SX
    FPGA SoC Cyclone® V ST
    FPGA SoC Cyclone® V SE
    FPGA SoC Arria® V SX
    FPGA SoC Arria® V ST

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.