Identifiant de l'article: 000086638 Type de contenu: Information et documentation de produit Dernière révision :: 11/16/2018

Combien de temps dois-je attendre que le niveau de nSTATUS soit élevé avant d’échantillonnage du signal de AVST_READY lors de la configuration de Intel® Stratix® 10 périphériques en mode de configuration Avalon-ST ?

Environnement

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

Le signal AVST_READY ne change pas en valeur valide tant que la broche nSTATUS n’est pas élevée dans Intel® Stratix® 10 périphériques, lors de la configuration en mode Avalon-ST. Il est recommandé d’attendre au moins 500 nous après que la broche nSTATUS atteint un sommet avant de AVST_READY d’échantillonnage et de continuer le processus de configuration.

Solution

 


 

Produits associés

Cet article concerne 1 Produits

FPGA et FPGA SoC Intel® Stratix® 10

Vous avez encore besoin d'aide?

Communiquer avec l'assistance

Disclaimer

1

Toutes publications et utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.ca.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.