En raison d’un problème dans la version 18.1 et antérieure du logiciel Intel® Quartus® Prime Standard Edition, vous pouvez voir le message d’erreur fatale mentionné ci-dessus lors de la simulation d’un modèle de simulation VHDL d’ALTPLL Intel FPGA IP.
Pour contourner ce problème, mettez à jour le script de simulation pour utiliser le fichier de l’emballage IP de haut niveau à partir du nom /synthèse/répertoire au lieu du nom /simulation/répertoire.